amiga-news ENGLISH VERSION
.
Links| Forum| Kommentare| News melden
.
Chat| Umfragen| Newsticker| Archiv
.

amiga-news.de Forum > Amiga, AmigaOS 4 > 68030-Selbstbau für Amiga 1000 [ - Suche - Neue Beiträge - Registrieren - Login - ]

-1- 2 3 4 5 6 >> Letzte [ - Beitrag schreiben - ]

21.01.2005, 18:22 Uhr

aPEX
Posts: 4692
Nutzer
An den ADMIN: Ich habe hier die wichtigsten Teile zu diesem Thema
aus dem Phönix-Thread rauskopiert, damit die Diskussion hier weiter-
geführt werden kann. Vergebt mir. :)

---

Hallo Leute,

durch Zufall bin ich auf dieses Forum gestoßen und bin begeistert das es noch soviele Anhänger zum A1000 Phönix gibt.

Ich bin gerade an einer Turbokarte für das Phönix-Board dran.

68030 & 68882 mit 28MHz
4 MB SRAM (32Bit)
passend für den Phönix CPU-Slot, keine Modifikationen am Abschirmblech oder der Floppyhalterung notwendig.

Kein 68000 Modus
Kein Burstzugriff
Geschwindigkeit des Testaufbaus ca. 0.91 langsamer als ein A3000 nach SysInfo. 8-fache Geschwindigkeit zum A600.

Kann außer mir noch jemand so etwas gebrauchen?

Gruß aus Lohr,
Georg



[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:23 Uhr

aPEX
Posts: 4692
Nutzer
Hallo,

Bilder vom Board gibt es noch keine.
Es existiert zur Zeit nur der Testaufbau in Wrap-Technik.
(Alle Verbindungen sind mit Drähten hergestellt). Eine Leiterkarte
wollte ich Ende dieser Woche in Auftrag geben. Lieferzeit für Multilayer ca. 10 Arbeitstage. Dann brauche ich noch ca. 3 Tage für den Aufbau und die Inbetriebnahme. Wenn diese erfolgreich abgeschlossen ist (eventuell sind ja doch noch Modifikationen notwendig) würde ich das Layout entsprechend überarbeiten und mit allen notwendigen Unterlagen auf meiner HP (http://www.gb97816.homepage.t-online.de) veröffentlichen. Jeder der mit einen Lötkolben umgehen und GALs programmieren kann müsste sich die Karte dann nachbauen können.
Der Knackpunkt ist die Leiterkarte. Als Prototyp (Einzelstück) kostet
diese ca. 140.- Euro.
Sollte Interesse bestehen, könnte man von der überarbeiteten Karte eine Kleinserie (ca. 10 - 15 Stück) in Auftrag geben. Die Kosten gehen dann deutlich zurück. Schätzungsweise ca. 85,- Euro. Kann ich aber noch nicht genau sagen.
Vom Testaufbau kann ich aber ein Bild machen. Kann ich das hier veröffentlichen? Wenn ja, wie?
Falls nicht, lege ich es auf meiner HP ab.

Für Elektronik-Freak hätte ich noch einen Supra Turbo 28 Umbau anzubieten. Die Leiterkartenunterlagen (Layout & Stromlaufplan) liegen bereits auf meiner HP.
Der Haken: Die Karte benutzt alle Chips des Original-Boards und erfordert eine Supra 28 als Chip-Spender und sehr viel Erfahrung in SMD-Technik. Und ich kenne die Funktion in den Logik-Bausteinen nicht.
Kann dazu somit nur eingeschränkte Hilfestellung geben.

Gruß,
Georg


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:23 Uhr

aPEX
Posts: 4692
Nutzer
Hallo,

ich muss hier wohl doch einige Sachen zum 030'er Turboboard klar stellen:
1.)
Ich will euch nichts verkaufen.
2.)
Wie gesagt, alle Unterlagen sind in spätestens 3 Wochen im Internet auf meiner HP abrufbar. Wer will, kann sich das 030'er Board dann nachbauen.
3.)
Ich brauche nur eine Leiterkarte und die werde ich am Freitag in Auftrag geben. Ein Angebot zur Kosteneinsparung für weitere Leiterkarten ist für mich nur Arbeit und Verwaltungsaufwand. Mit Sicherheit aber nicht als Zweck zum Betrug oder zur Bereicherung angedacht.
4.)
Debatten über eine Bezeichnung von Steckverbindern (ob RAM-Erweiterung oder CPU-Slot)nerven etwas. Vorallem wenn jemand Wissen vorgibt und dann nicht zwischen 86 Polen und 96 Polen unterscheiden kann.
5.)
Eine Pinbelegung der wichtigsten Steckverbindungen und IC-Sockel findet ihr auf meiner HP. Inklusive RAM-Erweiterungsport (bei mir halt CPU-Slot genannt).
6.)
Das 030'er Board ist natürlich für den internen Betrieb gedacht, ansonst wäre die Sache witzlos. Wer gerne mit Adapterplatinen arbeitet kann auch eine Turbokarte für den 500'er nehmen.
7.)
Vergleiche zu Turbokarten (A2000) die 3 x so groß sind ermüden auch etwas. Leiterkartengröße meiner Karte ca. 117 mm x 97 mm.

32 MB sind nicht drin. Dafür müsste ich DRAMs verwenden und eine entsprechende Refresh-Logik implementieren. Zuviel Aufwand für einen Leistungselektroniker.
Das SRAM kann einfach angesprochen werden und braucht keine Wartezyklen. Die Chips sind allerdings recht groß und mehr als 4MB bekomme ich auf der Karte nicht unter. Größer möchte ich sie aber nicht machen, da sie dann den Zorro 2 Slot überdeckt. Die Hardware besteht aus 8 SRAMs, 030'er, 882'er, 5 GALs 20V8 und einem 74F86
Baustein. Also Bausteine die ohne große Probleme zu bekommen sind und auch mit weniger Löterfahrung zu verarbeiten sind.
Natürlich könnte man auch einen 100 pol. FPGA einsetzen und die CPUs
in der SMD-Ausführung verwenden. Damit wird die Karte deutlich kleiner, fast alle Wünsche sind umsetzbar und es wird ein 6-Lagen Multilayer gebraucht..........
Die meisten Leute können den Kram aber dann nicht richtig löten und die SMD-CPUs bekommt man auch nicht an jeder Ecke. Der Erfolg beim Nachbau sinkt deutlich ab und die Kosten gehen dabei auch noch rauf.

68000'er Notbetrieb ist aus Kostengründen (Leiterplattenfläche) und fehlender Software-Umschaltung nicht vorgesehen. Eine Hardware-Umschaltung wäre im Prinzip machbar gewesen.

Gruß,
Georg


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:24 Uhr

aPEX
Posts: 4692
Nutzer
Hallo,

unter
http://www.gb97816.homepage.t-online.de



und dem Unterpunkt "Projekte" habe ich eine Seite zur Turbokarte angelegt.

Darauf gibt es ein Bild über den Testaufbau und dem Leiterkartenentwurf. (Die Innenlagen sind ausgeblendet).

Ja, die Testschaltung steckt auf einem 500'er Board. Die Steckverbindung im Phönix beinhaltet alle Signale der 68000'er CPU und
somit brauche ich meinen Phönix nicht verbasteln. Das Ding ist zugeschraubt, steht im Wohnzimmer als Spielekonsole für meine Tochter (ja, auch für mich)und das 1000'er Gehäuse kann nicht beliebig oft auf und zu geschraubt werden. Zumindest wenn die Schrauben auch halten sollen.
Verständlich, oder?

Gruß,
Georg


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:25 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von Vigo:
Mega Geil! Das werde ich mir auf jedenfall nachbauen. Ich hoffe, dass Du nichts dagegen haben wirst, dass ich Die Logik Deines Designs in einen CPLD re-implementieren werde!
--
Jeder User verdient seinen Computer.

---------------------------------------------------------------------- ----------

Hi,

ich habe nichts dagegen. Wenn Du es geschafft hast, lasse es mich bitte wissen.
Ich bin leider daran gescheitert alle benötigten Laufzeiten zwischen den GALs in einen Lattice 1032 zu gießen. Wobei der CPLD deutlich teurer als die 5 GALs ist.

Gruß,
Georg


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:26 Uhr

aPEX
Posts: 4692
Nutzer
Ich plane deshalb, das Design in einen CPLD zu packen, weil ich noch zufällig 2 Xilinx XC9572 hier rumliegen habe, die ihren Zweck noch nicht gefunden haben. Wie schnell war Dein CPLD? DIe Xilinxe, die ich hier habe, haben 15ns.
--
Jeder User verdient seinen Computer.




[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:26 Uhr

aPEX
Posts: 4692
Nutzer
Hi,

es war ein 80 MHz Baustein. Der liegt auch in dem Bereich. Der Knackpunkt ist wirklich, dass über die Gals Laufzeiten absichtlicht eingebaut sind und bei der Verschmelzung verloren gehen. Natürlich könnte man diese Signale zu einem Pin rausführen und zum anderen wieder rein. Soweit war ich auch schon. Hat aber nicht geklappt.
Vielleicht bin ich aber auch zu blöde. CPU-Technik ist nicht mein
Schwerpunkt, ich fühle mich mehr in der Leistungselektronik wohl.

Gruß,
Georg


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:27 Uhr

aPEX
Posts: 4692
Nutzer
Ich werde es trotzdem versuchen, und wenn ich dabei die zusätzlichen Makrozellen für Delays mittels FlipFlops verbrauchen werde. Zumindestens ist Dein Design schon einmal ein Ansatz, den man eventuell weiter ausbauen könnte (z.B. ein IDE/DRAM controller).

Ist das Ram Autokonfigurierend? Wenn ja, ist das Autoconfig mit den GALS realisiert, oder mapst Du den Speicher im PCMCIA Bereich ein?
--
Jeder User verdient seinen Computer.


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:28 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von Vigo:
Ich werde es trotzdem versuchen, und wenn ich dabei die zusätzlichen Makrozellen für Delays mittels FlipFlops verbrauchen werde. Zumindestens ist Dein Design schon einmal ein Ansatz, den man eventuell weiter ausbauen könnte (z.B. ein IDE/DRAM controller).

Ist das Ram Autokonfigurierend? Wenn ja, ist das Autoconfig mit den GALS realisiert, oder mapst Du den Speicher im PCMCIA Bereich ein?
--
Jeder User verdient seinen Computer.

---------------------------------------------------------------------- ----------



Hallo Vigo,

versuche es bitte. Der Ansatz bzw. die Basis beruht auf einem Artikel aus der C't. Jahrgang 1993, Heft 11/12, Projekt PAK68/3. Allerdings ist der in den Heften veröffentlichte Stromlaufplan unvollständig und nicht konform zu den jetzt noch im Internet erhältlichen PAK-Unterlagen. Es gab anscheinend eine Überarbeitung der PAK die nicht veröffentlicht wurde.
Ist für mich auch egal, ich habe mir die Schaltung auf meine Bedürfnisse bzw. des Amigas umgebogen.

IDE-Controller würde mich auch begeistern. Aber er muss bootfähig sein und die Laufwerke sollten über die HD-ToolBox ansprechbar sein.
Im Moment helfe ich mir mit einem SCSI zu IDE Converter und betreibe darüber eine 2,5" Platte am Phönix.
Keine Ahnung wie man einen IDE-Controller in den Amiga einbindet.

Das Ram ist nicht autoconfig und wird über addmem in den 24Bit-Bereich eingebunden. Der Adressbereich ist veränderbar, das ist nur
eine GAL-Gleichung.
Alles was ich über die autoconfig-Funktion noch weis ist, dass eine gewisse Anzahl von Nibbels übertragen werden müssen. Aber die Unterlagen zu dem genauen Ablauf habe ich schon vor Jahren entsorgt.
Und zur Suche im Internet habe ich mich noch nicht aufraffen können.
Wenn Du eine Umsetzung/Vorschlag für einen GAL oder Unterlagen zur autoconfig in der Schublade hast, dann erzähl doch mal.
Das würde ich gerne noch einbauen.

Gruß,
Georg



[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:29 Uhr

aPEX
Posts: 4692
Nutzer
Infos zu autoconfig gibts unter http://www.amigarealms.com

dort findet man eigentlich alle unterlagen die man braucht, is nur leider etwas verschachtelt die seite und im moment komm ich ned rauf.

mfg
Bernhard



[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:29 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von GB97816:
IDE-Controller würde mich auch begeistern. Aber er muss bootfähig sein und die Laufwerke sollten über die HD-ToolBox ansprechbar sein.
Im Moment helfe ich mir mit einem SCSI zu IDE Converter und betreibe darüber eine 2,5" Platte am Phönix.
Keine Ahnung wie man einen IDE-Controller in den Amiga einbindet.

---------------------------------------------------------------------- ----------


IDE Kontroller ist relativ wenig Aufwand, da das AmigaOS ab V2.05 (37.300) ein IDE Laufwerk sucht, dessen Register DWORD Aligned in die IO Map des Amigas eingeblendet ist (IDE Laufwerke werden ja wie Parallele 16bit memory mapped I/O Devices angesprochen). Und an einer mir noch unsicheren Stelle ist im Controller Chip Gayle ein IRQ enable/disable FlipFlop implementiert, was aber kein Aufwand darstellen sollte. Ich kram nachher mal meine Unterlagen dazu raus, denn ich muss jetzt gleich weg.


quote:
---------------------------------------------------------------------- ----------
Das Ram ist nicht autoconfig und wird über addmem in den 24Bit-Bereich eingebunden. Der Adressbereich ist veränderbar, das ist nur
eine GAL-Gleichung.
Alles was ich über die autoconfig-Funktion noch weis ist, dass eine gewisse Anzahl von Nibbels übertragen werden müssen. Aber die Unterlagen zu dem genauen Ablauf habe ich schon vor Jahren entsorgt.
Und zur Suche im Internet habe ich mich noch nicht aufraffen können.
Wenn Du eine Umsetzung/Vorschlag für einen GAL oder Unterlagen zur autoconfig in der Schublade hast, dann erzähl doch mal.
Das würde ich gerne noch einbauen.

---------------------------------------------------------------------- ----------

Und wieder, ab OS2.05 checkt das OS im Bereich $600000 - $9fffff nach einer 4MB großen PCMCIA Speichererweiterung. D.h. jegliches RAM in diesem Bereich wird eingebunden. Nur müssten die User dafür Kickstart Versionen 37.300, 37.350 (2.05) oder 40.063 (3.1) verwenden.

--
Jeder User verdient seinen Computer.




[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:30 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von GB97816:
IDE-Controller würde mich auch begeistern. Aber er muss bootfähig sein und die Laufwerke sollten über die HD-ToolBox ansprechbar sein.
Im Moment helfe ich mir mit einem SCSI zu IDE Converter und betreibe darüber eine 2,5" Platte am Phönix.
Keine Ahnung wie man einen IDE-Controller in den Amiga einbindet.

---------------------------------------------------------------------- ----------


IDE Kontroller ist relativ wenig Aufwand, da das AmigaOS ab V2.05 (37.300) ein IDE Laufwerk sucht, dessen Register DWORD Aligned in die IO Map des Amigas eingeblendet ist (IDE Laufwerke werden ja wie Parallele 16bit memory mapped I/O Devices angesprochen). Und an einer mir noch unsicheren Stelle ist im Controller Chip Gayle ein IRQ enable/disable FlipFlop implementiert, was aber kein Aufwand darstellen sollte. Ich kram nachher mal meine Unterlagen dazu raus, denn ich muss jetzt gleich weg.


quote:
---------------------------------------------------------------------- ----------
Das Ram ist nicht autoconfig und wird über addmem in den 24Bit-Bereich eingebunden. Der Adressbereich ist veränderbar, das ist nur
eine GAL-Gleichung.
Alles was ich über die autoconfig-Funktion noch weis ist, dass eine gewisse Anzahl von Nibbels übertragen werden müssen. Aber die Unterlagen zu dem genauen Ablauf habe ich schon vor Jahren entsorgt.
Und zur Suche im Internet habe ich mich noch nicht aufraffen können.
Wenn Du eine Umsetzung/Vorschlag für einen GAL oder Unterlagen zur autoconfig in der Schublade hast, dann erzähl doch mal.
Das würde ich gerne noch einbauen.

---------------------------------------------------------------------- ----------

Und wieder, ab OS2.05 checkt das OS im Bereich $600000 - $9fffff nach einer 4MB großen PCMCIA Speichererweiterung. D.h. jegliches RAM in diesem Bereich wird eingebunden. Nur müssten die User dafür Kickstart Versionen 37.300, 37.350 (2.05) oder 40.063 (3.1) verwenden.

--
Jeder User verdient seinen Computer.

---------------------------------------------------------------------- ----------

Hallo Vigo,

sobald Du was zu IDE hast, bitte melden.

Das mit dem PCMCIA-Speicherbereich wusste ich nicht. Das probiere ich aber heute noch aus! Wenn das klappt...einfach genial!
Danke für den Hinweis.

Gruß,
Georg


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:31 Uhr

aPEX
Posts: 4692
Nutzer
Also:

Was nachgebaut wird ist der IDE Port vom Amiga 600/Amiga 1200:

Basisadresse: $daxxxx

Register:
-----------------------------
/CS0 = LOW, vom IDE Bus

data : $da0002 / $da0003
error : $da0006 / $da0007
nsector: $da000a / $da000b
sector : $da000e / $da000f
lcycl : $da0012 / $da0013
hcycl : $da0016 / $da0017
select : $da001a / $da001b
status : $da001e / $da001f

Mirrored: $da0000 - $da0fff
$da2000 - $da2fff
------------------------------
/CS1 = LOW, vom IDE Bus

status2: $da101a / $da101b
address: $da101e / $da101f

Mirrored: $da1000 - $da1fff
$da3000 - $da3fff
------------------------------
Irq Acknowledge (?)
$da9000 -> bit 15

Irq Enable (?)
$da8000 -> bit 15 (1 = IRQ enable ?)
------------------------------

Das IDE Laufwerk erzeugt einen INT2 Irq.

Bei den IRQ Acknowledge / enable Register bin ich mir nicht 100% sicher. Der Rest schon.

Was Du hauptsächlich brauchst ist nur eine Dekodierung des Adressraumes für die CS0 und CS1 Leitung vom IDE Bus. Das IRQ enable/acknowledge Register muss in der Logik implementiert werden. Auch muss die Logik einen INT2 am 030er erzeugen können. Da die Adressen 32bit Aligned sind (trotz 16 bit Bus), musst Du noch nicht einmal einen 16bit Port für den Bereich defineren. Theoretisch müsste der IDE Port direkt am 030er die doppelte Gescheindigkeit eines A1200 IDE Ports bringen.


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:31 Uhr

aPEX
Posts: 4692
Nutzer
Andere Sache. Ich habe das RAM auf Adresse 60000 hex gelegt und mit
Kickstart 37.175, Kickstart V40.63 und WB 38.36 abgetestet.
Es bindet sich nicht automatisch ein, ist über Addmem aber ansprechbar und mit Memtest auch fehlerfrei.
Was mache ich falsch?

Gruß,
Georg


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:32 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Andere Sache. Ich habe das RAM auf Adresse 60000 hex gelegt und mit
Kickstart 37.175, Kickstart V40.63 und WB 38.36 abgetestet.
Es bindet sich nicht automatisch ein, ist über Addmem aber ansprechbar und mit Memtest auch fehlerfrei.
Was mache ich falsch?

---------------------------------------------------------------------- ----------


Ich habe gerade mochmal nachgesehen und der Fehler liegt bei mir, denn scheinbar fragt das AmigaOS das PCMCIA Attribut Ram bei $A00000-$A007ff ab (darin steht u.A., wie groß die Karte ist). Mist, bleibt dann doch noch Autoconfig (oder C80000-C97fff, aber das sind nur 1,5MB).

Übrigens, wenn Du ne vollständige Turbokarte haben willst, brauchst Du noch eine MAPROM Funktion (16bit Kickstart wird ins 32bit Ram kopiert und ab $F80000 gemapped). Das bringt nochmal einiges an Geschwindigkeit. Oder man müsste die MMU benutzen, um 512K vom Ram nach $F80000 zu mappen.



[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:33 Uhr

aPEX
Posts: 4692
Nutzer
Noch etwas, auf der Seite,

http://www.thule.no/haynie/


findest du den Sourcecode sämtlicher PALS und GALS von der A2620, A2630 Turbokarte. Könnte vielleicht nützlich sein.
--
Jeder User verdient seinen Computer.



[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:34 Uhr

aPEX
Posts: 4692
Nutzer
Hi,

ich habe nicht den Eindruck, dass Du mir eine Arbeit aus dem Kreuz leiern willst.
Ganz ehrlich:
Bis jetzt hat außer Dir noch keiner in Bezug auf Quellfiles folgendes
zu mir gesagt:
Ich möchte dies modifizieren und dazu bräuchte man die Codes......... Wobei das auch nicht als Anfrage, sondern als Feststellung rüber kam.

-> Für mich ein Entwickler der Tools oder einen Einstieg braucht.

Von den rund 50 Anfragen die sonst noch angekommen sind:
Frima xy: Wir würden ihr Produkt gerne vermarkten. Zur Prüfung benötigen wir aber zuerst die Quellcodes.
Dann reden wir weiter.....

Herr xy: Ich möchte für meine Diplomarbeit auf ihr Projekt XY zugreifen. Kann ich die Quellcodes bekommen...............

Prof. XY Uni Leipzig: Wir entwickeln gerade eine Ladestation für Solarakkus. Ihre HS-Quelle wurde mit der Option Akkusimulation vorgestellt. Zum test unserer Schaltung suchen wir eine entsprechende Ausrüstung und würden gerne ihre Quelle einsetzten. Zur Beurteilung der Verwendbarkeit müssten wir jedoch Einblick in den Quellcode bekommen...............

-> Für mich Personen die über meine Arbeit Geld oder einen beruflichen Vorteil erreichen wollen!


Soweit dazu.
Und ich fände es außerdem prima, wenn der Kram in einen PLD implementiert wird. Den Gedanken dazu hatte ich auch schon, habe es aber nicht geschafft. 3 von den fünf GALs habe ich in den Lattice reinbekommen. Aber die zwei für das 68000 BUS-Interface eben nicht.
Kann am Drahtverhau liegen oder an den Laufzeiten. Das weis ich noch nicht genau.

Falls die Implementierung in einen PLD gelingt, wäre ein DRAM-Controller und eventuell ein IDE-Controller auf der LK-Fläche machbar.
-> Ein Turboboard für den Phönix mit viel RAM und IDE. Intern und nachbaubar......

Das wäre doch der HAMMER!!!!!!!!

Kannst Du da wirklich wiederstehen? Ich nicht. Alleine kriege ich das aber nicht hin, dazu fehlt mir das Wissen über den Amiga und zum FPGA Design.

Gruß,
Georg



[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:35 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von Neodym:
Ich werd' ja nicht müde, meine Idee für eine GraKa- und Ethernet-Lösung für die zorrolosen (Klassik-)Amigas vorzubeten, sobald es auch nur den Anschein hat, daß jemand in der Nähe sein könnte, der Ahnung davon hat, sowas zu implementieren. :-)
---------------------------------------------------------------------- ----------


Es gibt keine Zorrolosen Classic Amigas, der Expansionsport am A500/A1000 ist ebenfalls ein Zorro Port, und man kann in ihm Sogar eine Blizzard 2060 betreiben.


quote:
---------------------------------------------------------------------- ----------
Ein 10MBit-Ethernet und die billigste verfügbare Grafikhardware würden ja reichen (wegen des Treiberproblems wäre eine Verwendung von in Amiga-Grakas bereits benutzten Graphikchips allerdings vielleicht sinnvoll). Das Ganze für den 68k-CPU-Sockel (damit's überall reinpaßt).

---------------------------------------------------------------------- ----------


Ich persönlich finde das wieder zu overkill, mal ganz zu schweigen davon, dass die in Amiga Grakas verwendeten Grafikchips (Cirrus Logic, S3 Trio64/Virge) nicht mehr in Stückzahlen aufzutreiben sind. Aber gut, wer es will, der soll es machen.
--
Jeder User verdient seinen Computer.




[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:35 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von GB97816:
Hi,

ich habe nicht den Eindruck, dass Du mir eine Arbeit aus dem Kreuz leiern willst.
Ganz ehrlich:
Bis jetzt hat außer Dir noch keiner in Bezug auf Quellfiles folgendes
zu mir gesagt:
Ich möchte dies modifizieren und dazu bräuchte man die Codes......... Wobei das auch nicht als Anfrage, sondern als Feststellung rüber kam.

-> Für mich ein Entwickler der Tools oder einen Einstieg braucht.

---------------------------------------------------------------------- ----------


Ich dachte mir, als ich Dein Projekt gesehen hab: Geil, da hat jemand schon das Angefangen, was ich auch einmal vor hatte zu entwickeln, und der will es auch noch frei verfügbar machen. Bei solchen Projekten helfe ich gerne mit, auch wenn ich momentan keine Zeit habe, das Teil nachzubauen. Das hält mich aber nicht davon ab Dir trotzdem zu helfen.


quote:
---------------------------------------------------------------------- ----------
Von den rund 50 Anfragen die sonst noch angekommen sind:
Frima xy: Wir würden ihr Produkt gerne vermarkten. Zur Prüfung benötigen wir aber zuerst die Quellcodes.
Dann reden wir weiter.....

Herr xy: Ich möchte für meine Diplomarbeit auf ihr Projekt XY zugreifen. Kann ich die Quellcodes bekommen...............

Prof. XY Uni Leipzig: Wir entwickeln gerade eine Ladestation für Solarakkus. Ihre HS-Quelle wurde mit der Option Akkusimulation vorgestellt. Zum test unserer Schaltung suchen wir eine entsprechende Ausrüstung und würden gerne ihre Quelle einsetzten. Zur Beurteilung der Verwendbarkeit müssten wir jedoch Einblick in den Quellcode bekommen...............

-> Für mich Personen die über meine Arbeit Geld oder einen beruflichen Vorteil erreichen wollen!

---------------------------------------------------------------------- ----------


Joah, das hört sich recht heftig an, und sicherlich ist es deshalb verständlich, dass Du die Quellcodes nicht veröffentlichst.


quote:
---------------------------------------------------------------------- ----------
Und ich fände es außerdem prima, wenn der Kram in einen PLD implementiert wird. Den Gedanken dazu hatte ich auch schon, habe es aber nicht geschafft. 3 von den fünf GALs habe ich in den Lattice reinbekommen. Aber die zwei für das 68000 BUS-Interface eben nicht.
Kann am Drahtverhau liegen oder an den Laufzeiten. Das weis ich noch nicht genau.
---------------------------------------------------------------------- ----------


Der Lattice hatte 32 Makrozellen? Für so etwas brauchst Du schon mindestens 64 Makrozellen, z.B. einen Altera EPM3064 oder einen Xilinx XC9572 (72 Makrozellen). Meine Schätzung ist, dass man das 68030 Interface plus IDE implementierung in 64 Makrozellen hinbekommen kann. Jedenfalls ohne DRAM Controller.


quote:
---------------------------------------------------------------------- ----------
Falls die Implementierung in einen PLD gelingt, wäre ein DRAM-Controller und eventuell ein IDE-Controller auf der LK-Fläche machbar.
-> Ein Turboboard für den Phönix mit viel RAM und IDE. Intern und nachbaubar......

Das wäre doch der HAMMER!!!!!!!!

Kannst Du da wirklich wiederstehen? Ich nicht. Alleine kriege ich das aber nicht hin, dazu fehlt mir das Wissen über den Amiga und zum FPGA Design.

---------------------------------------------------------------------- ----------


Wie gesagt, ich helfe Dir gerne dabei. Ich kann zwar momentan nix nachbauen, da ich unter anderen auch an einem anderen Projekt von mir arbeite (MMC64) und ich momentan im Klausurstress bin, aber für Tipps und austüfteln von logischen Termen reicht es noch.

Viele Grüße

Vigo


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:36 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von Vigo:

quote:
---------------------------------------------------------------------- ----------
Original von GB97816:
Hi,

ich habe nicht den Eindruck, dass Du mir eine Arbeit aus dem Kreuz leiern willst.
Ganz ehrlich:
Bis jetzt hat außer Dir noch keiner in Bezug auf Quellfiles folgendes
zu mir gesagt:
Ich möchte dies modifizieren und dazu bräuchte man die Codes......... Wobei das auch nicht als Anfrage, sondern als Feststellung rüber kam.

-> Für mich ein Entwickler der Tools oder einen Einstieg braucht.

---------------------------------------------------------------------- ----------


Ich dachte mir, als ich Dein Projekt gesehen hab: Geil, da hat jemand schon das Angefangen, was ich auch einmal vor hatte zu entwickeln, und der will es auch noch frei verfügbar machen. Bei solchen Projekten helfe ich gerne mit, auch wenn ich momentan keine Zeit habe, das Teil nachzubauen. Das hält mich aber nicht davon ab Dir trotzdem zu helfen. Ich seh das ganze eh recht locker, da ein Druck von außen schnell einem die Sache vermiesen kann.


quote:
---------------------------------------------------------------------- ----------
Von den rund 50 Anfragen die sonst noch angekommen sind:
Frima xy: Wir würden ihr Produkt gerne vermarkten. Zur Prüfung benötigen wir aber zuerst die Quellcodes.
Dann reden wir weiter.....

Herr xy: Ich möchte für meine Diplomarbeit auf ihr Projekt XY zugreifen. Kann ich die Quellcodes bekommen...............

Prof. XY Uni Leipzig: Wir entwickeln gerade eine Ladestation für Solarakkus. Ihre HS-Quelle wurde mit der Option Akkusimulation vorgestellt. Zum test unserer Schaltung suchen wir eine entsprechende Ausrüstung und würden gerne ihre Quelle einsetzten. Zur Beurteilung der Verwendbarkeit müssten wir jedoch Einblick in den Quellcode bekommen...............

-> Für mich Personen die über meine Arbeit Geld oder einen beruflichen Vorteil erreichen wollen!

---------------------------------------------------------------------- ----------


Joah, das hört sich recht heftig an, und sicherlich ist es deshalb verständlich, dass Du die Quellcodes nicht veröffentlichst.


quote:
---------------------------------------------------------------------- ----------
Und ich fände es außerdem prima, wenn der Kram in einen PLD implementiert wird. Den Gedanken dazu hatte ich auch schon, habe es aber nicht geschafft. 3 von den fünf GALs habe ich in den Lattice reinbekommen. Aber die zwei für das 68000 BUS-Interface eben nicht.
Kann am Drahtverhau liegen oder an den Laufzeiten. Das weis ich noch nicht genau.
---------------------------------------------------------------------- ----------


Der Lattice hatte 32 Makrozellen? Für so etwas brauchst Du schon mindestens 64 Makrozellen, z.B. einen Altera EPM3064 oder einen Xilinx XC9572 (72 Makrozellen). Meine Schätzung ist, dass man das 68030 Interface plus IDE implementierung in 64 Makrozellen hinbekommen kann. Jedenfalls ohne DRAM Controller.


quote:
---------------------------------------------------------------------- ----------
Falls die Implementierung in einen PLD gelingt, wäre ein DRAM-Controller und eventuell ein IDE-Controller auf der LK-Fläche machbar.
-> Ein Turboboard für den Phönix mit viel RAM und IDE. Intern und nachbaubar......

Das wäre doch der HAMMER!!!!!!!!

Kannst Du da wirklich wiederstehen? Ich nicht. Alleine kriege ich das aber nicht hin, dazu fehlt mir das Wissen über den Amiga und zum FPGA Design.

---------------------------------------------------------------------- ----------


Wie gesagt, ich helfe Dir gerne dabei. Ich kann zwar momentan nix nachbauen, da ich unter anderen auch an einem anderen Projekt von mir arbeite (MMC64) und ich momentan im Klausurstress bin, aber für Tipps und austüfteln von logischen Termen reicht es noch.

Viele Grüße

Vigo
--
Jeder User verdient seinen Computer


[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:37 Uhr

aPEX
Posts: 4692
Nutzer
quote:
---------------------------------------------------------------------- ----------
Original von GB97816:
Hi,

ich habe nicht den Eindruck, dass Du mir eine Arbeit aus dem Kreuz leiern willst.
Ganz ehrlich:
Bis jetzt hat außer Dir noch keiner in Bezug auf Quellfiles folgendes
zu mir gesagt:
Ich möchte dies modifizieren und dazu bräuchte man die Codes......... Wobei das auch nicht als Anfrage, sondern als Feststellung rüber kam.

-> Für mich ein Entwickler der Tools oder einen Einstieg braucht.

---------------------------------------------------------------------- ----------


Ich dachte mir, als ich Dein Projekt gesehen hab: Geil, da hat jemand schon das Angefangen, was ich auch einmal vor hatte zu entwickeln, und der will es auch noch frei verfügbar machen. Bei solchen Projekten helfe ich gerne mit, auch wenn ich momentan keine Zeit habe, das Teil nachzubauen. Das hält mich aber nicht davon ab Dir trotzdem zu helfen. Ich seh das ganze eh recht locker, da ein Druck von außen schnell einem die Sache vermiesen kann.


quote:
---------------------------------------------------------------------- ----------
Von den rund 50 Anfragen die sonst noch angekommen sind:
Frima xy: Wir würden ihr Produkt gerne vermarkten. Zur Prüfung benötigen wir aber zuerst die Quellcodes.
Dann reden wir weiter.....

Herr xy: Ich möchte für meine Diplomarbeit auf ihr Projekt XY zugreifen. Kann ich die Quellcodes bekommen...............

Prof. XY Uni Leipzig: Wir entwickeln gerade eine Ladestation für Solarakkus. Ihre HS-Quelle wurde mit der Option Akkusimulation vorgestellt. Zum test unserer Schaltung suchen wir eine entsprechende Ausrüstung und würden gerne ihre Quelle einsetzten. Zur Beurteilung der Verwendbarkeit müssten wir jedoch Einblick in den Quellcode bekommen...............

-> Für mich Personen die über meine Arbeit Geld oder einen beruflichen Vorteil erreichen wollen!

---------------------------------------------------------------------- ----------


Joah, das hört sich recht heftig an, und sicherlich ist es deshalb verständlich, dass Du die Quellcodes nicht veröffentlichst.


quote:
---------------------------------------------------------------------- ----------
Und ich fände es außerdem prima, wenn der Kram in einen PLD implementiert wird. Den Gedanken dazu hatte ich auch schon, habe es aber nicht geschafft. 3 von den fünf GALs habe ich in den Lattice reinbekommen. Aber die zwei für das 68000 BUS-Interface eben nicht.
Kann am Drahtverhau liegen oder an den Laufzeiten. Das weis ich noch nicht genau.
---------------------------------------------------------------------- ----------


Der Lattice hatte 32 Makrozellen? Für so etwas brauchst Du schon mindestens 64 Makrozellen, z.B. einen Altera EPM3064 oder einen Xilinx XC9572 (72 Makrozellen). Meine Schätzung ist, dass man das 68030 Interface plus IDE implementierung in 64 Makrozellen hinbekommen kann. Jedenfalls ohne DRAM Controller.


quote:
---------------------------------------------------------------------- ----------
Falls die Implementierung in einen PLD gelingt, wäre ein DRAM-Controller und eventuell ein IDE-Controller auf der LK-Fläche machbar.
-> Ein Turboboard für den Phönix mit viel RAM und IDE. Intern und nachbaubar......

Das wäre doch der HAMMER!!!!!!!!

Kannst Du da wirklich wiederstehen? Ich nicht. Alleine kriege ich das aber nicht hin, dazu fehlt mir das Wissen über den Amiga und zum FPGA Design.

---------------------------------------------------------------------- ----------


Wie gesagt, ich helfe Dir gerne dabei. Ich kann zwar momentan nix nachbauen, da ich unter anderen auch an einem anderen Projekt von mir arbeite (MMC64) und ich momentan im Klausurstress bin, aber für Tipps und austüfteln von logischen Termen reicht es noch.

Viele Grüße

Vigo
--
Jeder User verdient seinen Computer.

---------------------------------------------------------------------- ----------


Hallo Vigo,

der Lattice 1032 hat nur 32 Zellen a 4 Register. Stimmt schon. Das war schon klar, nur etwas größeres habe ich nicht da. Ist ja auch nicht so wichtig. Ich habe versucht 1x 3 GALs zu übersetzten und einmal 2 GALs. Also nicht alle 5 gleichzeitig. Und dafür reichen die Macrozellen dicke aus. Wobei weniger die Register, sonderen die 3-State-Ausgänge ein Problem sind. Im GAL ist sowas wesentlich flexibler
einsetzbar.
Es ging ja darum, rauszufinden ob eine Umsetzung auf einen CPLD im Prinzip funktioniert und so habe ich die Funktionsblöcke unterteilt. An IDE und RAM hatte ich noch gar nicht gedacht.
Das Problem ist, dass die Schaltung fürs 68000 BUS-Interface auf GAL-Basis (2 Stück) funktioniert, im CPLD aber nicht mehr. Natürlich sind alle Verknüpfungsfunktionen aus den beiden Bausteinen übertragen worden. Das ist ein Laufzeitproblem...........
Wenn ein vernünftiges Board da ist, werde ich die Sache nochmal unter die Lupe nehmen. Vielleicht waren die Kabel einfach zu lang. Den Lattice hatte ich ja auch auf einer Adapterplatine.

Ich habe Zeit für Hardware-Basteleien, hört sich nach einer guten Ergänzung an. Und wieso kriege ich jetzt hier keinen Smilie rein?

Gruß,
Georg



[ Dieser Beitrag wurde von aPEX am 21.01.2005 editiert. ]

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:39 Uhr

Sammler
Posts: 152
[Ex-Mitglied]
Wow, Respekt !
Wenn das ganze jetzt noch in den A500 zu fummeln währe, würde ich sie auch nachbauen :D

Gruß
Sammler
--
Meine Sammlung :
Atari 130 XE
Atari Lynx
Commodore Amiga 500
C16, C64 II, C128D
Schneider CPC 464
Thomson TO9


[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 18:53 Uhr

Harague
Posts: 599
Nutzer
Ja das wäre schon mal was bis vielleicht das AllInOne kommt oder vielleicht tun sich die Leute auch mal zusammen...
Mein kleiner 500D schleudert immer noch mit 7MHZ...

--
Suche Videoadapter und Grafikkarte (PicassoII, Retina oder Merlin)für ZII A500 Board (Mikronik) oder ein paar Bilder für den Nachbau.

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 19:20 Uhr

GB97816
Posts: 250
Nutzer
Hallo Amiga Fans,

zuerst der aktuelle Stand:

Die Entwicklungsplattform (die erste Leiterkarte) ist in Auftrag gegeben. Dauert jetzt ca. 12 Tage.
Die Leiterkarte habe ich noch kleiner machen müssen, sie lag schon im Zorro 2 Slot.
Neues Maß: 114 x 93 mm.

Autoconfig ist jetzt nicht drin, sollte aber nicht so schlimm sein.
Seht es als eine low-cost-Version an, die dafür aber auch für nicht so geübte Löter nachbaubar ist.

Die Einzelkarte kostet bei PCB-Pool bzw. Conrad 120,- Euro ink. Versand.

Eine Kleinserie kostet direkt bei PCB-Pool:

10 Karten a 24,95 Euro
Einrichtkosten 300,- Euro
plus MwSt., Verpackung & Versand
=> ca. 65,- Euro / Stück

20 Karten a 19,03 Euro
Einrichtkosten 300,- Euro
plus MwSt., Verpackung & Versand
=> ca. 40,- Euro / Stück

Angebotsdauer: 4 Monate


Ein Einbau in den 500'er ist eventuell möglich.
Gebraucht wird in eine Adapter von 96 pol. DIN-Steckverbindung auf 68000 Sockel. Da auf dem DIN-Stecker aber die Prozessorpins zweireihig 1:1 abgebildet sind (dadurch bin ich auf den Begriff CPU-Slot gekommen), sollte dies kein Problem darstellen. Auf der dritten Kontaktreihe liegen Signale wie der Haupttakt (28 MHz) und CDAC (7 MHz, 90 Grad verschoben) an. Auf dem Board sind entsprechende Einrichtungen zum Ersatz dieser Signale vorgesehen. Sprich Oszillatorsockel und Phasenschieber. Ich würde jedoch lieber zwei Drähte ziehen, der Phasenschieber ist nicht besonders temperaturstabil und etwas kniffelig zu justieren.

Ob und wann es eine high-end-Version gibt, muss Vigo und ich erst noch ausbrühten.

Gruß,
Georg

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 19:24 Uhr

Eule
Posts: 1607
Nutzer
Na ja es gab mal ne universal 68030 Karte passend für (fast) alle 68000 Rechner vom Amiga1000, Apple-Mac, Atari ST ....

Die wurde eigentlich als Selbstabau Projekt in der C't beschrieben ...

cu Eule

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 19:59 Uhr

mboehmer
Posts: 350
Nutzer
Zitat:
Knackpunkt ist wirklich, dass über die Gals Laufzeiten absichtlicht eingebaut sind und bei der Verschmelzung verloren gehen. Natürlich

Passt auf, Leute.
Die für Logik-Bausteine angebenen Geschwindigkeiten sind *Maximal*werte, keine *Minimal*werte.
Das GAL aus der Grabbelkiste von Anno Tobak hat anderes Silizium drinnen als ein heute gebautes (ja, Lattice baut die Teile noch).

Das neue hat aber Siliziumtechnik von heute und ist eventuell nur noch 5ns statt der aufgedruckten 20ns schnell - verlasst euch um Himmels willen nicht auf diese Durchlaufzeiten!

Michael

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 20:36 Uhr

GB97816
Posts: 250
Nutzer
Zitat:
Original von mboehmer:
Zitat:
Knackpunkt ist wirklich, dass über die Gals Laufzeiten absichtlicht eingebaut sind und bei der Verschmelzung verloren gehen. Natürlich

Passt auf, Leute.
Die für Logik-Bausteine angebenen Geschwindigkeiten sind *Maximal*werte, keine *Minimal*werte.
Das GAL aus der Grabbelkiste von Anno Tobak hat anderes Silizium drinnen als ein heute gebautes (ja, Lattice baut die Teile noch).

Das neue hat aber Siliziumtechnik von heute und ist eventuell nur noch 5ns statt der aufgedruckten 20ns schnell - verlasst euch um Himmels willen nicht auf diese Durchlaufzeiten!

Michael


Hi,

und genau deswegen gibt es Datenblätter zu den Bausteien.

mfg
GB

[ - Antworten - Zitieren - Direktlink - ]

21.01.2005, 20:40 Uhr

GB97816
Posts: 250
Nutzer
Zitat:
Original von Eule:
Na ja es gab mal ne universal 68030 Karte passend für (fast) alle 68000 Rechner vom Amiga1000, Apple-Mac, Atari ST ....

Die wurde eigentlich als Selbstabau Projekt in der C't beschrieben ...

cu Eule


Hi,
das ist nichts Neues. Der Schaltung diente dieser Artikel als Basis.
Nur die PAK68 passt nicht auf ein Phönix Board und RAM (außer ein 2' L Cache) war auch nicht vorhanden. Was will ich mit einem 2'L-Cache, wenn ich RAM ohne Waitstates haben kann?
Der Unterschied liegt im Detail und nicht in der Überschrift.

mfg,
GB

[ - Antworten - Zitieren - Direktlink - ]

22.01.2005, 01:47 Uhr

GB97816
Posts: 250
Nutzer
Hallo Vigo,

für die Umsetzung in einen PLD war ich anscheinend doch zu blöde.
Im ABEL-HDL Modul habe ich auf die Polarität der Rückführung von Registerausgängen nicht geachtet. Ist mir gerade bei der GAL-Umsetzung ins ISPLever aufgefallen. Die komplette State-Machine hat sich somit falsch in die Logik rückgekoppelt. Das konnte nicht laufen..........

Gruß,
Georg

[ - Antworten - Zitieren - Direktlink - ]

22.01.2005, 17:57 Uhr

GB97816
Posts: 250
Nutzer
Brauche Hilfe!!!!

Hallo,

mit der Autokonfiguration komme ich nicht so richtig weiter. Die genannten Quellen (z.B. zur A2620 usw.) bringen nicht komplett die Informationen rüber die ich eigentlich benötige bzw. ich verstehe die Zusammenhänge zum Teil nicht.

Was ich brauche:
Die Einsprungsadresse(n) ($E80000 und was noch ?)
Die Bedeutung der einzelnen Nibbels und deren Reihenfolge
Die Reihenfolge des Ablaufs

Im Amiga-Hardware-Tunning Buch wurde der Vorgang sehr detaliert beschrieben, leider habe es nicht mehr (reine Dummheit).

In der C't 11/89 gab es dazu auch einen Artikel. Das Archiv bei heise.de stellt leider erst ab Jahrgang 90 die C't zur Verfügung.

Hat zufällig jemand von euch Zugriff auf diese Unterlagen und würde eventuell einen Scan davon machen?

Dank & Gruß,
Georg

[ - Antworten - Zitieren - Direktlink - ]


-1- 2 3 4 5 6 >> Letzte [ - Beitrag schreiben - ]


amiga-news.de Forum > Amiga, AmigaOS 4 > 68030-Selbstbau für Amiga 1000 [ - Suche - Neue Beiträge - Registrieren - Login - ]


.
Impressum | Datenschutzerklärung | Netiquette | Werbung | Kontakt
Copyright © 1998-2022 by amiga-news.de - alle Rechte vorbehalten.
.